Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=don’t care
2. Gambar Rangkaian Simulasi
[Kembali]
Pada rangkaian T Flip-Flop yang menggunakan IC 74LS112, terdapat kaki J, K, S, R, CLK, Q, dan Q'. Dimana masing-masing inputan dihubungkan dengan saklar SPDT dimana kaki yang dihubungkan ke tegangan +5V akan berlogika 1, dan kaki yang lain dihubungkan ke ground akan berlogika 0. Kaki S , R, dan CLK menggunakan prinsip aktif rendah. Pada kaki S dan R terlebih dahulu mempengaruhi nilai output (Q dan Q') yang sesuai dengan prinsip S R Flip-flop. Maka agar dapat menggunakan prinsip T Flip-flop pada IC tersebut, kita harus menonaktifkannya dengan SPDT B1 = 1 dan B0 = 1.
T flip flop merupakan pengaplikasian gerbang logika yang bersifat multivibrator bistabil dimana stabil dan hanya mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). T flip flop adalah JK Flip flop yang mana input J dan K dihubungkan. Untuk Outpunya sendiri sesuai dengan tabel kebenarannya, Apabila T Aktif tinggi maka outputnya merupakan kebalikan output sebelumnya. Berdasarkan kondisi soal, T aktif tinggi, B0 = 1 (R) dan B1 = 0 (S), maka keluarannya tidak berubah dari output sebelumnya.
Tidak ada komentar:
Posting Komentar